


Soluzione della prova Scritta di Circuiti e Sistemi Elettronici
(DIGITALE)
10 Maggio 2021

1. Il circuito in esame è costituito da un *LATCH* e dunque il dato in ingresso viene campionato sul livello logico del segnale di clock e non sul fronte. In particolare, il *LATCH* in esame è un *positive LATCH* e risulta dunque trasparente rispetto al dato posto in ingresso quando $CLK = V_{DD}$. Inoltre, tale soluzione circuitale "dinamica" riduce il numero di transistori eliminando l'anello di retroazione presente in *LATCH* statici o pseudo-statici. Le forme d'onda (tralasciando il fatto che l'uscita risulta invertita rispetto all'ingresso) sono le seguenti:



2. Le specifiche di progetto richiedono di calcolare la resistenza equivalente R_{eq} nella condizione in cui i terminali di source e drain dei transistori del *pass-transistor* si trovano ad una differenza di potenziale pari a V_{DD} . Essendo inoltre la tensione dei gate dei due transistori pari a $|V_{GS}| = |V_{DS}|$, i transistori si trovano in saturazione e, trascurando il fattore di effetto body ($\lambda = 0$), possiamo scrivere

$$I_{nMOS} = \frac{\beta'_n S_n}{2} (V_{DD} - V_{th})^2 = 216 \mu A$$

$$I_{pMOS} = \frac{\beta'_p S_p}{2} (V_{DD} - V_{th})^2 = 216 \mu A.$$


R_{eq} sarà dunque data dal rapporto tra la tensione ai capi del *pass-transistor* e la corrente data dalla somma di I_{nMOS} e I_{pMOS} : $R_{eq} = V_{DD} / (I_{nMOS} + I_{pMOS}) = 3.47 k\Omega$

Per calcolare la capacità al nodo O1 notiamo che sono presenti le capacità di ingresso dell'invertitore $C_{inv} = S_{INV} (1 + \epsilon) C_{M1} = 1 + 2 \cdot (C_{ox} L_{MIN}^2 + 2 L_{MIN} C_{GS0}) = 0.6 fF$ e le capacità del *pass-transistor* C_{pass} . Quest'ultima sarà data dalle capacità di accoppiamento parassita tra *gate-source/drain* e dalle capacità delle giunzioni (C_{SB} e C_{DB}). Si trascura infatti, come specificato nel testo, il contributo dato dalla capacità legata alla carica intrinseca del canale.

Per il transistore nMOS del *pass-transistor* calcoliamo la capacità di giunzione $C_{j-nMOS} = S_n L_{MIN} \cdot 3 L_{MIN} \cdot C_{j0} K_{eq} = 0.072 fF$ e, similmente per il transistore di tipo pMOS avremo $C_{j-pMOS} = S_p L_{MIN} \cdot 3 L_{MIN} \cdot C_{j0} K_{eq} = 0.144 fF$. Infine, la capacità parassita data dall'accoppiamento con il terminale di *gate* vale, $C_{GD-nMOS} = W C_{GS0} = S_n L_{MIN} C_{GS0} = 0.05 fF$ e $C_{GD-pMOS} = 2 \cdot C_{GD-nMOS} = 0.1 fF$.

Si ottiene $C_{pass}=C_{j-nMOS} + C_{j-pMOS} + C_{GD-nMOS} + C_{GD-pMOS}=0.366$ fF e dunque $C_{O1} = C_{pass} + C_{inv} = 0.966$ fF

3. Il tempo di *setup* è il tempo minimo in cui il dato in ingresso del *LATCH* deve rimanere stabile affinché questo venga correttamente campionato. In questo caso t_{setup} è dato dal tempo affinché il nodo O1 si porti, come specificato nel testo, al 90% dell'escursione del segnale (e quindi, nel caso in cui si voglia trasmettere un 1 logico dal terminale IN, il potenziale di O1 deve arrivare almeno alla tensione di $0.9V_{DD}$). Utilizzando R_{eq} e C_{O1} appena calcolati, e ricordando di includere il prefattore 2.3 che tiene conto di una carica o scarica di un circuito RC al 90% dell'escursione del segnale, scriviamo $t_{su} = 2.3R_{eq}C_{O1} = 7.72$ ps.
4. Il circuito equivalente utilizzando celle a elementi concentrati a T, diventa



dove R_{dr} è la resistenza del driver associata all'invertitore a dimensionamento minimo $S_{nINV}=1$:

$$R_{dr} = \frac{R_{INV}}{2.3} = \frac{1}{2.3V_{DD}} \frac{2F \left(\frac{V_T}{V_{DD}} \right)}{\beta'_n S_{nINV}} = 3.874 k\Omega.$$

La resistenza R_T della cella a T vale $100 \cdot (r/1 \times 10^4)/2 = 5 \Omega$ mentre la capacità C_T vale $=10$ fF. Usando la regola di Elmore troviamo la costante di tempo dominante da $O_2 \rightarrow O_3$ come:

$$\begin{aligned} \tau_{O_2 \rightarrow O_3} &= (R_{dr} + R_T) C_T + (R_{dr} + 3R_T) C_T + (R_{dr} + 4R_T) C_T + (R_{dr} + 4R_T) C_4 + \\ &+ (R_{dr} + 5R_T) C_T + (R_{dr} + 6R_T) C_3 = 545.57 ps \end{aligned}$$

La costante di tempo totale sarà quindi $\tau_{IN \rightarrow O_1} + \tau_{O_2 \rightarrow O_3} = R_{eq}C_{O1} + \tau_{O_2 \rightarrow O_3} = 3.35 ps + 116.3 ps = 548.93 ps$

Il tempo di attraversamento da IN a O3 può essere ridotto in diversi modi dipendentemente dalle possibili specifiche di progetto, ad esempio legate al numero di transistori che si vuole inserire. Una soluzione che richiede solo due transistori, consiste nell'inserire un buffer verso la diramazione che porta alla capacità C_4 , di modo tale che l'unico contributo dato da quel tratto di linea sia costituito dalla capacità di ingresso del buffer inserito. Ma si può anche partizionare la linea con più buffer. Inoltre, si nota che la linea può essere vista come una semplice capacità visto che $L_{en} < 2.3R_{dr}/10r$ e allora potremmo usare dei ripetitori in cascata in cui i parametri di progetto possono diventare il numero di invertitori e lo *step-up ratio*. Questi sono solo alcuni esempi che dipendono dalle specifiche di progetto.